|
|
Implementace jednotky pro obsluhu bootování Intel FPGA
Hak, Tomáš ; Fukač, Tomáš (oponent) ; Matoušek, Jiří (vedoucí práce)
Tato práce se dotýká využití technologie FPGA v oblasti počítačových sítí, konkrétně pro hardwarovou akceleraci zpracování síťového provozu na síťové kartě vyvíjené sdružením CESNET, z. s. p. o. Technologie FPGA je oblíbená zejména díky možnosti snadno rekonfigurovat čip a opravit tak případné chyby či aktualizovat firmware. Práce nejprve pojednává o návrhu a implementaci nové jednotky pro Intel FPGA, která bude schopná komunikovat s externí konfigurační flash pamětí čipu osazeného na výše zmiňované kartě. Dále pak řeší návrh a implementaci softwarového nástroje, který bude umožňovat skrze nově implementovanou firmwarovou jednotku nahrát do flash paměti nová konfigurační data a vynutit si rekonfigurování FPGA čipu pomocí těchto nově nahraných dat. Ke konci práce je funkcionalita nově implementovaného systému otestována v praxi.
|
|
|
Propojení procesoru AURIX s platformou NVIDIA Jetson
Smrčka, Michal ; Bartík, Ondřej (oponent) ; Blaha, Petr (vedoucí práce)
Část této práce pojednává o základech používání platforem NVIDIA Jetson Nano a AURIX Application Kit, konkrétně typů TC277 TFT a TC224 TFT. Rovněž jsou v ní teoreticky rozebrány některé periferie platforem. Tyto základy jsou nezbytné pro navazující část, která je zaměřena na realizaci sériového komunikačního rozhraní pro přenos dat mezi platformami. V práci je popsána programová implementace 2 rozhraní: SPI a Ethernet MAC. Komunikace přes SPI (respektive QSPI v případě AURIX) je doplněná o využití GPIO pinů, v případě Ethernetu je komunikace realizována na úrovni linkové vrstvy pomocí Ethernetových rámců. Propojení skrze SPI je dále otestováno v konkrétní aplikaci při řízení BLDC motoru pomocí TC224 a AURIX eMotor Drive Kit V2.1, kdy jsou měřená data odesílána na Jetson Nano k real-time zpracování.
|
|
|
Implementace jednotky pro obsluhu bootování Intel FPGA
Hak, Tomáš ; Fukač, Tomáš (oponent) ; Matoušek, Jiří (vedoucí práce)
Tato práce se dotýká využití technologie FPGA v oblasti počítačových sítí, konkrétně pro hardwarovou akceleraci zpracování síťového provozu na síťové kartě vyvíjené sdružením CESNET, z. s. p. o. Technologie FPGA je oblíbená zejména díky možnosti snadno rekonfigurovat čip a opravit tak případné chyby či aktualizovat firmware. Práce nejprve pojednává o návrhu a implementaci nové jednotky pro Intel FPGA, která bude schopná komunikovat s externí konfigurační flash pamětí čipu osazeného na výše zmiňované kartě. Dále pak řeší návrh a implementaci softwarového nástroje, který bude umožňovat skrze nově implementovanou firmwarovou jednotku nahrát do flash paměti nová konfigurační data a vynutit si rekonfigurování FPGA čipu pomocí těchto nově nahraných dat. Ke konci práce je funkcionalita nově implementovaného systému otestována v praxi.
|
|
|
Propojení procesoru AURIX s platformou NVIDIA Jetson
Smrčka, Michal ; Bartík, Ondřej (oponent) ; Blaha, Petr (vedoucí práce)
Část této práce pojednává o základech používání platforem NVIDIA Jetson Nano a AURIX Application Kit, konkrétně typů TC277 TFT a TC224 TFT. Rovněž jsou v ní teoreticky rozebrány některé periferie platforem. Tyto základy jsou nezbytné pro navazující část, která je zaměřena na realizaci sériového komunikačního rozhraní pro přenos dat mezi platformami. V práci je popsána programová implementace 2 rozhraní: SPI a Ethernet MAC. Komunikace přes SPI (respektive QSPI v případě AURIX) je doplněná o využití GPIO pinů, v případě Ethernetu je komunikace realizována na úrovni linkové vrstvy pomocí Ethernetových rámců. Propojení skrze SPI je dále otestováno v konkrétní aplikaci při řízení BLDC motoru pomocí TC224 a AURIX eMotor Drive Kit V2.1, kdy jsou měřená data odesílána na Jetson Nano k real-time zpracování.
|
host ::
RSS.